SPC5634MF2MLQ80 32-bitni mikrokontroleri – MCU NXP 32-bitni MCU, Power Arch jezgra, 1.5MB Flash, 80MHz, -40/+125degC, Automotive Grade, QFP 144
♠ Opis proizvoda
| Svojstvo proizvoda | Vrijednost atributa |
| Proizvođač: | NXP |
| Kategorija proizvoda: | 32-bitni mikrokontroleri - MCU |
| RoHS: | pojedinosti |
| Niz: | MPC5634M |
| Stil montaže: | SMD/SMT |
| Paket/kovčeg: | LQFP-144 |
| Jezgra: | e200z3 |
| Veličina programske memorije: | 1,5 MB |
| Veličina podatkovnog RAM-a: | 94 kB |
| Širina podatkovne sabirnice: | 32 bita |
| Razlučivost ADC-a: | 2 x 8 bita/10 bita/12 bita |
| Maksimalna taktna frekvencija: | 80 MHz |
| Broj ulaza/izlaza: | 80 I/O |
| Napon napajanja - Min.: | 1,14 V |
| Napon napajanja - Max: | 1,32 V |
| Minimalna radna temperatura: | - 40 C |
| Maksimalna radna temperatura: | + 150 C |
| Kvalifikacija: | AEC-Q100 |
| Ambalaža: | Ladica |
| Analogni napon napajanja: | 5,25 V |
| Marka: | NXP poluvodiči |
| Vrsta podatkovnog RAM-a: | SRAM |
| I/O napon: | 5,25 V |
| Osjetljivo na vlagu: | Da |
| Proizvod: | MCU |
| Vrsta proizvoda: | 32-bitni mikrokontroleri - MCU |
| Vrsta programske memorije: | Bljesak |
| Tvornička količina pakiranja: | 60 |
| Potkategorija: | Mikrokontroleri - MCU |
| Nadzorni mjerači vremena: | Watchdog Timer |
| Aliasi # dijela: | 935311091557 |
| Težina jedinice: | 1,319 g |
♠ 32-bitni mikrokontroleri - MCU
Ovi 32-bitni automobilski mikrokontroleri su obitelj sustava na čipu (SoC) uređaja koji sadrže sve značajke obitelji MPC5500 i mnoge nove značajke u kombinaciji s 90 nm CMOS tehnologijom visokih performansi kako bi se osiguralo značajno smanjenje cijene po značajci i značajna poboljšanje performansi.Napredna i troškovno učinkovita jezgra glavnog procesora ove obitelji automobilskih kontrolera izgrađena je na Power Architecture® tehnologiji.Ova obitelj sadrži poboljšanja koja poboljšavaju uklapanje arhitekture u ugrađene aplikacije, uključuje dodatnu podršku za instrukcije za digitalnu obradu signala (DSP), integrira tehnologije—kao što je poboljšana jedinica vremenskog procesora, poboljšani analogno-digitalni pretvarač u redu čekanja, mreža kontrolera i poboljšani modularni ulazno-izlazni sustav—koji su važni za današnje aplikacije pogonskih sklopova niže klase.Ova obitelj uređaja potpuno je kompatibilno proširenje obitelji Freescale MPC5500.Uređaj ima jednu razinu hijerarhije memorije koja se sastoji od do 94 KB SRAM-a na čipu i do 1,5 MB interne flash memorije.Uređaj također ima sučelje vanjske sabirnice (EBI) za 'kalibraciju'.Ovo vanjsko sučelje sabirnice dizajnirano je za podršku većini standardnih memorija koje se koriste s obiteljima MPC5xx i MPC55xx.
• Radni parametri
— Potpuno statički rad, 0 MHz– 80 MHz (plus 2% frekvencijske modulacije – 82 MHz)
— Radni raspon temperature spoja od –40 ℃ do 150 ℃
— Dizajn male snage
– Manje od 400 mW disipacije snage (nominalno)
– Dizajniran za dinamičko upravljanje napajanjem jezgre i perifernih uređaja
– Softverski kontrolirano podešavanje takta perifernih uređaja
– Način zaustavljanja male snage, sa svim satovima zaustavljenim
— Proizvedeno u 90 nm procesu
— 1,2 V unutarnja logika
— Jedno napajanje s 5,0 V -10%/+5% (4,5 V do 5,25 V) s unutarnjim regulatorom za osiguravanje 3,3 V i 1,2 V za jezgru
— Ulazni i izlazni pinovi s rasponom od 5,0 V -10%/+5% (4,5 V do 5,25 V)
– 35%/65% VDDE CMOS razine prekidača (s histerezom)
– Histereza koja se može odabrati
– Odabirna kontrola brzine usporavanja
— Nexus pinovi s napajanjem od 3,3 V
— Dizajnirano s tehnikama smanjenja EMI
– Fazno zaključana petlja
– Frekvencijska modulacija taktne frekvencije sustava
– Kapacitivnost premosnice na čipu
– Odabir brzine uspona i pogonske snage
• e200z335 jezgreni procesor visokih performansi
— 32-bitni Power Architecture Book E programerski model
— Poboljšanja kodiranja promjenjive duljine
– Omogućuje da skup instrukcija Power Architecture bude izborno kodiran u mješovitim 16 i 32-bitnim instrukcijama
– Za posljedicu ima manju veličinu koda
— Jedno izdanje, CPU kompatibilan s 32-bitnom Power Architecture tehnologijom
— Ovrha po redu i umirovljenje
— Precizno rukovanje iznimkama
— Jedinica za obradu grana
– Namjenski zbrajalo za izračun adresa grana
– Ubrzanje grananja pomoću međuspremnika uputa za pregled grananja
— Jedinica za utovar/skladištenje
– Kašnjenje učitavanja od jednog ciklusa
– Potpuno cjevovodno
– Big and Little Endian podrška
– Neusklađena podrška za pristup
– Mjehurići cjevovoda bez opterećenja do korištenja
— Trideset i dva 64-bitna registra opće namjene (GPR)
— Jedinica za upravljanje memorijom (MMU) s potpuno asocijativnim međuspremnikom za gledanje u stranu sa 16 unosa (TLB)
— Odvojena sabirnica za upute i sabirnica za utovar/skladištenje
— Podrška za vektorski prekid
— Latencija prekida < 120 ns @ 80 MHz (mjereno od zahtjeva za prekid do izvršenja prve instrukcije rukovatelja iznimkom prekida)
