TMS320VC5509AZAY Digitalni procesori i kontroleri signala – DSP, DSC Digitalni procesor signala s fiksnom točkom 179-NFBGA -40 do 85
♠ Opis proizvoda
Atribut proizvoda | Vrijednost atributa |
Proizvođač: | Texas Instruments |
Kategorija proizvoda: | Digitalni procesori i kontroleri signala - DSP, DSC |
RoHS: | Detalji |
Proizvod: | DSP-ovi |
Niz: | TMS320VC5509A |
Stil montaže: | SMD/SMT |
Paket/Kutija: | NFBGA-179 |
Jezgra: | C55x |
Broj jezgri: | 1 jezgra |
Maksimalna frekvencija takta: | 200 MHz |
L1 predmemorija s instrukcijama: | - |
L1 predmemorija podataka: | - |
Veličina programske memorije: | 64 kB |
Veličina RAM-a za podatke: | 256 kB |
Radni napon napajanja: | 1,6 V |
Minimalna radna temperatura: | - 40°C |
Maksimalna radna temperatura: | +85°C |
Pakiranje: | Pladanj |
Marka: | Texas Instruments |
Vrsta instrukcije: | Fiksna točka |
Vrsta sučelja: | I2C |
Osjetljivost na vlagu: | Da |
Vrsta proizvoda: | DSP - Digitalni procesori i kontroleri signala |
Količina u tvorničkom pakiranju: | 160 |
Podkategorija: | Ugrađeni procesori i kontroleri |
Napon napajanja - Maks.: | 1,65 V |
Napon napajanja - Min: | 1,55 V |
Nadzorni tajmeri: | Nadzorni timer |
♠ TMS320VC5509A Procesor digitalnog signala s fiksnom točkom
Procesor digitalnog signala (DSP) s fiksnom točkom TMS320VC5509A temelji se na jezgri CPU procesora generacije TMS320C55x DSP. Arhitektura C55x™ DSP postiže visoke performanse i nisku potrošnju energije kroz povećani paralelizam i potpuni fokus na smanjenje rasipanja energije. CPU podržava unutarnju strukturu sabirnice koja se sastoji od jedne programske sabirnice, tri sabirnice za čitanje podataka, dvije sabirnice za pisanje podataka i dodatnih sabirnica namijenjenih perifernim uređajima i DMA aktivnostima. Ove sabirnice omogućuju izvođenje do tri čitanja podataka i dva pisanja podataka u jednom ciklusu. Paralelno, DMA kontroler može izvršiti do dva prijenosa podataka po ciklusu, neovisno o aktivnosti CPU-a.
CPU C55x nudi dvije jedinice za množenje i akumuliranje (MAC), od kojih je svaka sposobna za množenje od 17 bita x 17 bita u jednom ciklusu. Središnja 40-bitna aritmetičko-logička jedinica (ALU) podržana je dodatnom 16-bitnom ALU. Korištenje ALU-ova je pod kontrolom skupa instrukcija, što omogućuje optimizaciju paralelnih aktivnosti i potrošnje energije. Ovi resursi se upravljaju u adresnoj jedinici (AU) i podatkovnoj jedinici (DU) CPU-a C55x.
Generacija C55x DSP-a podržava skup instrukcija varijabilne širine bajtova za poboljšanu gustoću koda. Jedinica instrukcija (IU) izvodi 32-bitno dohvaćanje programa iz interne ili vanjske memorije i stavlja instrukcije u red čekanja za Programsku jedinicu (PU). Programska jedinica dekodira instrukcije, usmjerava zadatke prema AU i DU resursima i upravlja potpuno zaštićenim cjevovodom. Mogućnost prediktivnog grananja sprječava ispiranja cjevovoda pri izvršavanju uvjetnih instrukcija.
Općenito namjenske ulazne i izlazne funkcije i 10-bitni A/D pretvarač osiguravaju dovoljno pinova za status, prekide i bitne I/O za LCD-e, tipkovnice i medijska sučelja. Paralelno sučelje radi u dva načina rada, bilo kao podređeni mikrokontroleru pomoću HPI porta ili kao paralelno medijsko sučelje pomoću asinkronog EMIF-a. Serijski medij podržan je putem dvije periferne jedinice MultiMedia Card/Secure Digital (MMC/SD) i tri McBSP-a.
Periferni set 5509A uključuje vanjsko memorijsko sučelje (EMIF) koje omogućuje pristup bez lijepljenja asinhronim memorijama poput EPROM-a i SRAM-a, kao i brzim memorijama visoke gustoće poput sinkronog DRAM-a. Dodatne periferne jedinice uključuju univerzalnu serijsku sabirnicu (USB), sat stvarnog vremena, watchdog timer, I2C multi-master i slave sučelje. Tri full-duplex višekanalna međuspremnička serijska porta (McBSP) pružaju pristup bez lijepljenja raznim industrijskim standardnim serijskim uređajima i višekanalnu komunikaciju s do 128 zasebno omogućenih kanala. Poboljšano sučelje host-porta (HPI) je 16-bitno paralelno sučelje koje se koristi za omogućavanje pristupa host procesoru do 32 000 bajtova interne memorije na 5509A. HPI se može konfigurirati u multipleksiranom ili nemultipleksiranom načinu rada kako bi se osiguralo pristup bez lijepljenja širokom rasponu host procesora. DMA kontroler omogućuje kretanje podataka za šest neovisnih konteksta kanala bez intervencije CPU-a, pružajući DMA propusnost do dvije 16-bitne riječi po ciklusu. Uključena su i dva timera opće namjene, do osam namjenskih GPIO (I/O) pinova opće namjene i generiranje takta digitalnom fazno zaključanom petljom (DPLL).
5509A podržava nagrađivani industrijski eXpressDSP™, integrirano razvojno okruženje (IDE) Code Composer Studio™, DSP/BIOS™, standard za algoritme tvrtke Texas Instruments i najveća mreža trećih strana u industriji. Code Composer Studio IDE sadrži alate za generiranje koda, uključujući C kompajler i vizualni povezivač, simulator, RTDX™, upravljačke programe za emulaciju XDS510™ i module za evaluaciju. 5509A također podržava C55x DSP biblioteka koja sadrži više od 50 temeljnih softverskih kernela (FIR filteri, IIR filteri, FFT-ovi i razne matematičke funkcije), kao i biblioteke za podršku čipova i ploča.
Jezgra DSP-a TMS320C55x stvorena je s otvorenom arhitekturom koja omogućuje dodavanje hardvera specifičnog za aplikaciju kako bi se poboljšale performanse na određenim algoritmima. Hardverska proširenja na 5509A postižu savršenu ravnotežu performansi fiksnih funkcija s programabilnom fleksibilnošću, uz nisku potrošnju energije i cijenu koju je tradicionalno bilo teško pronaći na tržištu video procesora. Proširenja omogućuju 5509A da pruži iznimne performanse video kodeka s više od polovice svoje propusnosti dostupne za obavljanje dodatnih funkcija kao što su pretvorba prostora boja, operacije korisničkog sučelja, sigurnost, TCP/IP, prepoznavanje glasa i pretvorba teksta u govor. Kao rezultat toga, jedan DSP 5509A može napajati većinu prijenosnih digitalnih video aplikacija s dodatnim prostorom za obradu. Za više informacija pogledajte TMS320C55x Hardverska proširenja za programerske aplikacije za slike/video (broj literature SPRU098). Za više informacija o korištenju DSP biblioteke za obradu slika, pogledajte Priručnik za programiranje biblioteke za obradu slika/videa TMS320C55x (broj literature SPRU037).
• Visokoučinkoviti digitalni procesor signala s fiksnom točkom TMS320C55x™ i niskom potrošnjom energije
− Vrijeme ciklusa instrukcije 9,26, 6,95, 5 ns
− Taktna frekvencija 108, 144, 200 MHz
− Jedna/dvije instrukcije izvršene po ciklusu
− Dvostruki množitelji [Do 400 milijuna množenja i akumuliranja u sekundi (MMACS)]
− Dvije aritmetičko-logičke jedinice (ALU)
− Tri interne sabirnice za čitanje podataka/operanda i dvije interne sabirnice za pisanje podataka/operanda
• 128K x 16-bitna RAM memorija na čipu, sastoji se od:
− 64 K bajtova RAM-a s dvostrukim pristupom (DARAM) 8 blokova od 4 K × 16 bita
− 192 K bajtova RAM-a s jednim pristupom (SARAM) 24 bloka od 4 K × 16 bita
• 64 K bajtova ROM-a na čipu s jednim stanjem čekanja (32 K × 16 bita)
• 8M × 16-bitni maksimalni adresabilni vanjski memorijski prostor (sinkroni DRAM)
• 16-bitna vanjska paralelna sabirnica memorije koja podržava bilo koje od:
− Sučelje vanjske memorije (EMIF) s GPIO mogućnostima i sučeljem bez lijepljenja za:
− Asinkroni statički RAM (SRAM)
− Asinkroni EPROM
− Sinkroni DRAM (SDRAM)
− 16-bitno paralelno poboljšano sučelje glavnog porta (EHPI) s GPIO mogućnostima
• Programabilno upravljanje niskom potrošnjom energije za šest funkcionalnih domena uređaja
• Logika emulacije temeljena na skeniranju na čipu
• Periferni uređaji na čipu
− Dva 20-bitna timera
− Nadzorni timer
− Šestokanalni kontroler izravnog pristupa memoriji (DMA)
− Tri serijska porta koja podržavaju kombinaciju:
− Do 3 višekanalna serijska porta s međuspremnikom (McBSP)
− Do 2 sučelja za multimedijske/sigurne digitalne kartice
− Programabilni generator takta fazno zaključane petlje
− Sedam (LQFP) ili osam (BGA) opće namjenskih I/O (GPIO) pinova i općem namjeni izlazni pin (XF)
− USB slave port pune brzine (12 Mbps) koji podržava masovne, prekidne i izokrone prijenose
− Inter-integrirani krug (I2C) višestruko glavno i podređeno sučelje
−Sat stvarnog vremena (RTC) s kristalnim ulazom, odvojena domena sata, odvojeno napajanje
− 4-kanalni (BGA) ili 2-kanalni (LQFP) 10-bitni sukcesivno aproksimacijski A/D
• IEEE Std 1149.1† (JTAG) logika graničnog skeniranja
• Paketi:
− 144-terminalni niskoprofilni četverostruki ravni paket (LQFP) (PGE sufiks)
− 179-Terminal MicroStar BGA™ (niz kuglične mreže) (dodatak GHH)
− 179-terminalni MicroStar BGA™ (kuglični mrežni niz) bez olova (dodatak ZHH)
• Jezgra 1,2 V (108 MHz), 2,7 V – 3,6 VI/Os
• 1,35-V Jezgra (144 MHz), 2,7-V – 3,6-VI/Os
• 1,6-V Jezgra (200 MHz), 2,7-V – 3,6-VI/Os
• Hibridni, električni i pogonski sustav (EV/HEV)
– Sustav upravljanja baterijama (BMS)
– Ugrađeni punjač
– Trakcijski inverter
– DC/DC pretvarač
– Starter/generator